韬定律：在时间的缝隙里突围
中青报·中青网记者 张均斌
5月25日，在国际电路与系统研讨会（ISCAS）的聚光灯下，华为公司董事、半导体业务部总裁何庭波抛出了一个希腊字母——τ（tau）。
在电路理论中，τ代表“时间常数”，即信号从一种状态切换到另一种状态所需的时间。但在这一天，它被赋予了更宏大的叙事意义：一个由中国企业命名的技术演进方向——“韬(τ)定律”。
“韬定律”提出以“时间缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则——通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
当西方产业界还在为“摩尔定律是否走到尽头”而争论不休时，华为试图将芯片发展的关注焦点从传统的“把晶体管做小”转向“把信号传输时间缩短”。
这不仅是技术路线的切换，更是在物理极限与地缘政治双重挤压下，中国半导体产业一次关于“生存与进化”的深度“突围”。
从“头发丝里盖房子”到“让信号跑赢时间”
过去半个多世纪，被誉为“硅谷的节拍器”的摩尔定律始终影响着全球半导体产业的规划和发展。它的逻辑简单而残酷：当价格不变时，集成电路上可容纳的晶体管数目每隔18-24个月增加一倍，性能也将提升一倍。业内曾形象地比喻，这就像在头发丝里盖房子，塞进的东西越多，算力就越强。
但这条路正逼近物理和经济的双重极限。
摩尔定律提出六十年来，半导体行业先是以微米、后以纳米衡量进步，目标是让晶体管变得更小。
何庭波在署名论文《多层电子系统的时间缩微理论》中提到，在大部分历史中，半导体产业只有一件事要做：把晶体管做得更小，但在7纳米之后，纯尺寸缩微的回报已经趋于平缓。掩模成本、EUV光刻机折旧和设计规则复杂性已将2纳米节点的前沿芯片设计预算推至超过十亿美元。
“韬定律”的核心本质在于不再依赖几何尺寸的缩小，而是通过在器件、电路、芯片、系统等各个层面，压缩有效常数τ来实现。
中信证券科技产业联席首席分析师徐涛等认为，半导体器件的微缩缩短了信号传输的路径，本质上是时间的缩减，所以根本的目标是缩短系统的时间。“韬定律”背后是华为总结出的一套方法论，转换思维范式，用系统性的思维解决问题。
何庭波提交的论文中，提到芯片在速度性能方面取得的相当一部分收益，并不是通过新的光刻工艺步骤获得的，而是通过在三维空间中对逻辑分布进行拓扑重组实现的，且该方向可持续。这种方式就像是“将平房升级为摩天大楼”，传统的芯片设计是2D平面的，信号在几百亿个“门限开关”（晶体管）之间穿行，但在摩天大楼中，原本需要长距离水平传输的信号，现在可以“坐电梯”垂直穿越，物理距离被急剧缩短。
华为预计，到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。今年秋季，首款完整采用逻辑折叠技术的麒麟芯片将面世。
对产业将带来哪些影响
“韬定律”的发布在资本市场引发了狂欢。当日科创50指数上涨5.88%，中芯国际、华虹公司等产业链公司批量大涨。
那么，“韬定律”对半导体产业的发展究竟会带来怎样的影响呢？
半导体工艺是制造芯片的过程，需要经过前端工艺和后端工艺两个阶段。前端工艺是指从硅片开始，逐步完成各种复杂结构和器件的制造过程，包括晶圆制备、界面处理、光刻和电子束曝光、腐蚀、离子注入、扩散和沉积等步骤，中间的关键环节推进离不开先进EUV光刻机，这也是我国芯片领域被“卡脖子”的关键。
后端工艺是指在前端工艺完成后，将在晶圆上制造的导体、绝缘体、金属等元件、器件和电路连接成为芯片，包括上金属层、电路图形绘制、金属刻蚀、焊接和封装等步骤。
“无论是摩尔定律还是‘韬定律’都是在追求运算能力的提升，对于半导体的技术进步而言，最终绕不开的一个衡量尺度是成本。”一位半导体企业负责人在接受中青报·中青网记者采访时表示，业内十分关注“韬定律”如何落地形成产业循环。
过去六年，华为基于这一思路设计并量产了381款芯片。何庭波给出的实测数据显示，在没有采用新光刻工艺的前提下，2026款麒麟芯片的晶体管密度单代涨幅达到55%，核心能效提升41%。
“韬定律”为具备强大系统集成能力的公司，以及国内众多初创的先进封装公司，打开了新的机会窗口。
然而，前路依然荆棘密布。何庭波在论文中明确列出了一系列尚未解决的技术难题：现有的EDA工具链无法适配多层堆叠设计、晶圆间的工艺偏差、能耗控制以及全新的性能评测标准。
“未来十年要做的事已经明确。仍有大量问题尚未解决，没有任何一家企业能够独自应对。”何庭波在论文结尾写道，“这篇论文既是一份来自实践一线的报告，也是一封邀请函。”
从“几何时代”到“时间时代”，这场跨越不仅仅是技术的迭代，更是一种思维的突围。在摩尔定律渐行渐远的背影中，中国半导体产业正试图在时间的缝隙里，闯出一条新路。
一些业内人士认为，国内集成电路的设计思路正在发生转变，从单纯追求更小的制程节点，转向以先进封装为核心的多层立体设计。
上述受访的半导体企业负责人表示，这些年国内产业界都在努力，但要达到欧美先进芯片的制程，我们还有一些路要走。在时间的赛道上，信号传输的速度或许能追上，但生态构建的厚度，仍需岁月沉淀。
